CEA-Leti

Le 14 avril 2026, le CEA-Leti, le CEA-List et le fondeur taïwanais Powerchip Semiconductor Manufacturing Corporation (PSMC) ont annoncé une collaboration visant à intégrer la conception de processeurs RISC-V et la photonique sur silicium dans des plateformes d'empilement 3D et d'interposeurs pour les systèmes d'intelligence artificielle de nouvelle génération. Le CEA-List apporte son expertise des architectures de processeurs RISC-V personnalisables, le CEA-Leti ses liens optiques haut débit et faible portée à base de micro-LED GaN basse consommation. Le partenariat cherche à dépasser les limites des interconnexions en cuivre et les contraintes de budget énergétique afin d'établir de nouveaux standards de transport de données et de calcul pour l'IA. Olivier Thomas (CEA-List) souligne que RISC-V combine ouverture, flexibilité et efficacité de coût.

Le 12 novembre 2025, le CEA-List et le CEA-Leti ont présenté le premier circuit exploitant une technologie de mémoire non volatile hybride permettant l'apprentissage et l'inférence de réseaux de neurones directement sur puce, sans envolée de la consommation énergétique. Décrits dans la revue Nature Electronics, ces travaux combinent condensateurs ferroélectriques et memristors dans un empilement mémoire unique compatible CMOS, à base d'oxyde d'hafnium dopé au silicium. Les condensateurs ferroélectriques numériques stockent les poids lors de l'apprentissage, les memristors analogiques assurent l'inférence. L'équipe a testé un apprentissage inspiré des réseaux de neurones binaires sur une matrice de 18 432 dispositifs en technologie CMOS 130 nm. Les travaux ont été financés par le Conseil européen de la recherche et le programme France 2030.