目次
Huaweiの半導体部門の社長であり、グループの取締役も務めるHe Tingbo氏は、2026年5月25日に上海で開催されたIEEE ISCASカンファレンスで、スケーリングのタウ法則（τ）とLogicFoldingアーキテクチャを発表しました。これらはASMLの極端紫外線（EUV）リソグラフィーマシンへの依存を回避することを目的としています。Huaweiは、従来の平面設計よりも55％高いトランジスタ密度を主張しており、この数字は独立して検証されていませんが、2031年までに1.4ナノメートルのプロセスと同等の密度を、実際の微細さではなく3Dアーキテクチャ設計によって達成することを目指しています。LogicFoldingを搭載した最初のKirinチップは2026年秋に登場する予定です。香港では、CNBCによると、SMICの株価は発表当日に7.6％上昇しました。
ムーアの法則に代わる時間的スケーリングの法則
Huaweiの理論的提案は、ムーアの法則の幾何学的スケーリングを、コンピューティングの全スタックで測定される信号伝播遅延を最適化する時間的スケーリングに置き換えるというものです。産業の歴史的な軌跡が物理的なリソグラフィーの縮小に依存しているところ、Huaweiが提案するτは、信号が平面または3Dの論理チェーンを通過する時間に焦点を当てています。Huaweiは、この原則に基づいて過去6年間で381個のチップを設計し、量産したと述べており、この主張は自己申告であり、2026年5月25日現在、外部の学術的な検証はありません。Huaweiによれば、CNBCが2026年5月25日に報告しているように、LogicFoldingを2030年までに、Nvidiaの中国への輸出が禁止されたトレーニング用GPUの国内代替品として提示されるAscendチップに拡張する予定です。このスケジュールの背景は重要で、2025年10月に発表されたInformation Technology and Innovation Foundationの報告書によれば、アメリカの輸出規制は、TSMCが2020年まで提供していた能力をHuaweiが自己再構築することを余儀なくされ、意図に反してHuaweiの内部能力を刺激しました。
ムーアはリソグラフィーの縮小を最適化します。タウ法則は、スタック全体の信号伝播遅延を最適化します。
Huaweiはリソグラフィーの進歩を提案しているのではなく、最適化の変数自体を変えることを提案しています。
LogicFolding：EUVに対する3D、そしてその影の部分
LogicFoldingアーキテクチャは、ASMLのEUVリソグラフィーマシンに依存せずに、回路のアクティブレイヤーを3次元で積み重ねて電気経路を短縮し、プロジェクション面でのトランジスタ密度を最大化するというものです。この利益の論理は微細なリソグラフィーに依存するのではなく、HuaweiとSMICがアクセス可能な機器によって制限されるリソグラフィーの微細さではなく、基板の垂直組織に依存しています。追加の密度は、同じシリコンのフットプリント上にトランジスタレベルを複数積み重ねることで達成され、リソグラフィーの縮小は変更されません。2031年の1.4 nmプロセスと同等の主張は、物理的な能力ではなくプロジェクション面での計数効果に由来します。2026年5月25日のCNBCのインタビューで、DGA Groupのアジアおよびアメリカの技術責任者であるPaul Triolo氏は、この発表の意義を強調しました。彼によれば、積層または折りたたみ設計は効果的な密度の向上をもたらす可能性がありますが、それがHuaweiが真の1.4 nmクラスの製造に関連するプロセス、歩留まり、電力、熱、デバイス性能の問題を解決したことを意味するわけではありません。現時点で発表に伴う歩留まり、消費電力、熱性能の公表データはありません。
1.4 nm：密度の等価性、リソグラフィーの微細さではない
Huaweiの2031年の目標は、1.4 nmノードと同等の建築密度を、垂直積層（LogicFolding）によって達成することであり、1.4 nmの実際のリソグラフィーではありません。Paul Triolo（DGA Group、CNBC）は次のように制限を指摘します。「積層または折りたたみ設計は効果的な密度向上をもたらす可能性がありますが、それはHuaweiが真の1.4 nmクラスの製造に関連するプロセス、歩留まり、電力、熱、デバイス性能の問題を解決したことを意味するわけではありません」。現時点で歩留まり、消費電力、熱性能のデータは公開されていません。
Huaweiに特有でない3Dアーキテクチャ
アクティブレイヤーの3D積層は、Shenzhenの企業に特有の革新ではありません。Samsung、TSMC、Intelなど、多くの西洋および韓国のファウンドリや設計者は、数年前から商業競争力を高めるために同様の3D積層手法を展開しています。LogicFoldingの特異性は、設計のアイデアそのものではなく、2020年以降、先進的な西洋のファウンドリから切り離され、ASMLのリソグラフィーマシンへのアクセスが制限されている中で、それがどのように活用されているかにあります。この動きは、2025年7月にNvidiaがH20チップに関する追跡機能の疑惑で召喚されたことに見られるように、計算チェーンの自立化を目指す中国のより広い動きの一環です。
HiSiliconの象徴的存在、He Tingbo
発表の業界的解釈は、案件の担当者の制度的権威に依存します。Huaweiが公開した公式プロフィールによれば、He Tingbo氏はグループの取締役会のディレクター、科学者委員会の会長、ITMT（Information Technology Management Team）のディレクター、および半導体部門（HiSilicon）の社長を兼任しています。この任務の集中は、グループの技術的および政治的な意思決定の交点に彼女を位置付けています。Huaweiグループの設計部門であるHiSiliconは、2020年までTSMCでの製造を行っていましたが、アメリカの半導体輸出制裁の域外拡大に伴い、この関係は中断されました。HuaweiがEntity List（アメリカからの輸出制限が課せられたエンティティのリスト）に追加され、Foreign Direct Product Rule（アメリカの技術を使用するサードパーティファウンドリがHuaweiに納品することを禁じる域外規則）の拡大により、SMICでの製造における設計チェーンの再構築を余儀なくされ、独自のアーキテクチャ設計に大規模投資を行いました。IEEE ISCAS上海カンファレンスでのタウ法則の発表は、企業のコミュニケーションだけでなく、国際的な学術的な文脈におけるこの再構築を示しています。